DDR5 時代就要來了
硬件設計

DDR5 時代就要來了

去年也即2018年5月份的時候,Cadence就與美光(Micron)在臺積電7nm工藝的加持下,攜手合作定制了全球首個DDR5演示原型產品。其中,Cadence開發DDR5的接口IP, Micron...
文章詳情
幾種DRAM的最小頻率限制
高頻高速PCB設計

幾種DRAM的最小頻率限制

tCK的定義 SDRAM Micron SDRAM(128Mb x32)的 tCK 約束 mobile SDRAM Micron mobile SDRAM(256Mb x32)的 tCK 約束 DDR...
文章詳情
[轉]DDR布線規則與過程
硬件設計 高頻高速PCB設計

[轉]DDR布線規則與過程

DDR布線通常是一款硬件產品設計中的一個重要的環節,也正是因為其重要性,網絡上也有大把的人在探討DDR布線規則,有很多同行故弄玄虛,把DDR布線說得很難,我在這里要反其道而行之,講一講DDR布線最簡規...
文章詳情
針對DDR2-800和DDR3的PCB信號完整性設計
信號與電源完整性 硬件設計

針對DDR2-800和DDR3的PCB信號完整性設計

本文章主要涉及到對DDR2和DDR3在設計印制線路板(PCB)時,考慮信號完整性和電源完整性的設計事項,這些是具有相當大的挑戰性的。文章重點是討論在盡可能少的PCB層數,特別是4層板的情況下的相關技術...
文章詳情

快乐十分永久规律